AMD第二代3DVCache技术提供高达2.5TB/s的带宽

导读 2023年国际固态电路会议是该公司第二次公开有关新I O芯片的信息。网站Tom& 39;sHardware在Twitter上的@Locuza_向大众透露了新芯片组后收到

2023年国际固态电路会议是该公司第二次公开有关新I/O芯片的信息。网站Tom'sHardware在Twitter上的@Locuza_向大众透露了新芯片组后收到了有关AMD新一代芯片组的信息:

该公司透露的其中一张图片是其下一代3DV-Cache的新I/O裸片初探。这个新的I/O芯片已在最新的Ryzen7000X3D“Raphael”CPU上使用。

与非X3D部件相比,AMD将向L3缓存添加更多内容,使一个小芯片的大小达到96MB,并且基于7nm工艺节点技术。L3缓存堆叠在5nmZen4CoreComplexDie(CCD)上。虽然下一代缓存管芯会更小,但晶体管数量会保持不变。然而,晶体管密度已从最初的114.6MTr/mm²增加到130.6MTr/mm²,并达到2.5TB/s的更高带宽,相当于5800X3D设计提高了25%。

该公司将硅通孔(TSV)连接区域的尺寸缩小了一半。Zen4的CCD目前用于Ryzen7000X3D消费类处理器和EPYC9004服务器/工作站CPU。现在,I/O芯片将在发布时针对消费类和服务器模型进行更改,并将具有两个全局内存互连端口,从而消除同时使用三个CCD的配置。

新芯片还将提供128位DDR5物理层(PHY)和32位纠错码存储器(ECC),每个32位通道8位,是PCIe5.0物理层的二十八倍,比PCIe5.0物理层少四倍Zen1/2/3按需计算集成,或cIOD。最后,该小芯片有望提供128个着色器核心。您可以在此处查看我们对AMD7950X3D的更多报道。